| Articolul precedent |
| Articolul urmator |
 |
 243 1 |
| Ultima descărcare din IBN: 2024-03-03 23:26 |
 SM ISO690:2012SUDACEVSCHI, Viorica, ABABII, Victor. Modelarea şi analiza proceselor concurente în sistemele proiectate în baza HDL. In: Conferinţa Tehnico-Ştiinţifică a Colaboratorilor, Doctoranzilor şi Studenţilor: consacrată celei de-a 50-a Aniversări a U.T.M., 20-21 octombrie 2014, Chișinău. Chișinău, Republica Moldova: Tehnica-UTM, 2014, Vol.1, pp. 150-151. ISBN 978-9975-45-249-6. |
| EXPORT metadate: Google Scholar Crossref CERIF DataCite Dublin Core |
| Conferinţa Tehnico-Ştiinţifică a Colaboratorilor, Doctoranzilor şi Studenţilor Vol.1, 2014 |
||||||
|
Conferința "Conferinţa Tehnico-Ştiinţifică a Colaboratorilor, Doctoranzilor şi Studenţilor" Chișinău, Moldova, 20-21 octombrie 2014 | ||||||
|
||||||
| Pag. 150-151 | ||||||
|
||||||
 Descarcă PDF |
||||||
| Rezumat | ||||||
Modelarea şi analiza proceselor concurente în sistemele proiectate în baza HDL este importantă pentru asigurarea funcţionalităţii corecte a acestor circuite. În lucrare sunt prezentate două exemple de sinteză a circuitelor logice în baza codului AHDL şi VHDL pentru care este posibilă trecerea în regim de hazard. În scopul excluderii condiţiilor de hazard în modelarea şi analiză funcţională sunt utilizate modele de reţele Petri Hardware. |
||||||
| Cuvinte-cheie AHDL, VHDL, rețele Petri, Reţele Petri Hardware, modelarea şi analiza concurenţei |
||||||
|
|
|
|
